随着市场上小间距LED屏越来越普及，小间距LED的厂家也不断在革新技术，特别是芯片端。
一般，行业内的朋友都知道，芯片端的尺寸会和发光区面积大小相关，芯片尺寸越小，发光区面积也就越小，这就导致亮度有所下降。另一方面，因为小间距屏的点间距很小，对单芯片亮度要求也就有所下降。但是，并不能因为小间距屏对亮度需求有所下降就一切不顾降低芯片端制造成本，亮度降低的太多必然会影响整个小间距LED屏的效果，因此如何权衡取舍必然是厂家需要重点注意的问题。
表面上看，就是地图规划的问题，如同只需依据需求规划更小的地图就能处理。但是，芯片规范的缩小是否能无限的进行下去呢?答案是否定的。有如下几个原因捆绑着芯片规范缩小的程度：
封装加工的捆绑。封装加工过程中，两个要素捆绑了芯片规范的缩小。一是吸嘴的捆绑。固晶需求汲取芯片，芯片短边规范有必要大于吸嘴内径。现在有性价比的吸嘴内径为80um左右。二是焊线的捆绑。首先是焊线盘即芯片电极有必要足够大，不然焊线可靠性不能保证，业界报道最小电极直径45um;其次是电极之间的间隔有必要足够大，不然两次焊线间必然会彼此烦扰。
芯片加工的捆绑。芯片加工过程中，也有两方面的捆绑。首先是地图布局的捆绑。除了上述封装端的捆绑，电极巨细，电极间隔有要求外，电极与MESA间隔、划道宽度、不同层的边界线间隔等都有其捆绑，芯片的电流特性、SD工艺才干、光刻的加工才干决议了具体捆绑的规模。一般，P电极到芯片边缘的最小间隔会限定在14μm以上。其次是划裂加工才干的捆绑。SD划片+机械裂片工艺都有极限，芯片规范过小或许无法裂片。当晶圆片直径从2英寸添加到4英寸、或未来添加到6英寸时，划片裂片的难度是随之添加的，也就是说，可加工的芯片规范将随之增大。以4寸片为例，假定芯片短边长度小于90μm，长宽比大于1.5:1的，良率的丢失将明显添加。
